Вторник, 20.02.2018, 00:38
Приветствую Вас Гость | RSS

Радио сайт

Меню сайта
MinerGate
Форма входа
Статистика

Онлайн всего: 1
Гостей: 1
Пользователей: 0
Файлообменники
Ввод/Вывод WM
Обменный пункт
Главная » 2018 » Январь » 22 » Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
16:32
Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС

Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС — В настоящем пособии содержится материал по современным методам проектирования цифровых систем на базе программируемых логических схем (ПЛИС) с использованием языков описания аппаратуры HDL — VHDL и VERILOG. Рассмотрены основы проектирования синхронных схем, схемотехники ПЛИС, систем автоматизации проектирования и моделирования цифровой аппаратуры.
Представлены основные элементы синтаксиса и семантики обоих языков, особенности структурных и функциональных описаний аппаратуры, специфика синтезабельных описаний. Особое внимание уделено рассмотрению общих элементов HDL и примерам их использования.
Пособие предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника».

Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
Автор: Поляков А. К.
Издательство: ИД МЭИ
Год: 2012
Страниц: 221
Формат: PDF
Размер: 11,05 МБ
ISBN: 978-5-383-00773-0
Качество: Отличное

Скачать Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
Скачать с turbobit.net
Скачать с file-upload.com
Скачать с dir50.net
Категория: Электроника | Просмотров: 49 | Добавил: Admin | Теги: Поляков, Verilog, ПЛИС, VHDL, цифровой, аппаратуры, 2012, языки, проектировании | Рейтинг: 0.0/0
Всего комментариев: 0
Добавлять комментарии могут только зарегистрированные пользователи.
[ Регистрация | Вход ]
Поиск
Календарь
Красото, здоровье
Архив записей
Реклама на сайте